# **EUROPEAN PATENT OFFICE**

# Patent Abstracts of Japan

**PUBLICATION NUMBER** 

63026084

**PUBLICATION DATE** 

03-02-88

**APPLICATION DATE** 

22-09-86

APPLICATION NUMBER

61221842

APPLICANT: HITACHI LTD;

INVENTOR:

TAKASHIMIZU SATOSHI;


INT.CL.

H04N 5/66 H04N 9/12

TITLE

SEQUENTIAL SCANNING CIRCUIT

FOR DOUBLE SPEED LINE



ABSTRACT :

PURPOSE: To drive the picture elements of two lines during one horizontal scanning cycle by dividing two different signal voltages sampled during a preceding horizontal scanning cycle twice and outputting during the one horizontal scanning cycle and driving the column signal electrode of an active matrix type liquid crystal panel.

CONSTITUTION: In the first horizontal scanning cycle of the first field, a shift matrix circuit 4 for inputting three primary color picture signals Red, Gre, Blu outputs signals Red, Rre, Rlu respectively to the respective signal lines of XR, XG, XB. In the first half of the subsequent second horizontal scanning cycle, the first line scanning electrode Ga-1 is selected and a signal R<sub>1</sub> suitable for the picture element of the first line is applied to the column signal electrode D<sub>r-k</sub>. In the latter half of the second horizontal scanning cycle, the second line scanning electrode Ga-2 is selected and a signal B2 suitable for the picture element of the second line is applied to the column signal electrode D<sub>r-k</sub>. Thereafter, a similar operation is repeated, when the number of the vertical picture elements is 480 picture elements, for instance, the three primary color picture signals are sampled during the 240th horizontal scanning cycle and all the picture elements are selected and driven once respectively until the 241th horizontal scanning cycle.

COPYRIGHT: (C)1988,JPO&Japio

## ⑩ 公 開 特 許 公 報 (A)

昭63 - 26084

@Int Cl.4

識別記号 102

庁内整理番号 B-7245-5C 7060-5C ④公開 昭和63年(1988)2月3日

H 04 N 5/66 9/12

審査請求 未請求 発明の数 1 (全15頁)

会発明の名称 倍速線順次走查回路

> @特 願 昭61-221842

❷出 願 昭61(1986)9月22日

翌昭61(1986)3月3日録日本(JP)動特願 昭61-43967 優先権主張

勿発 明者 田 展 明 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 所家電研究所内

②発 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 眀 久仁夫 考 安藤 所家電研究所内

勿発 明 渚 木 村 雄一郎 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 所家電研究所内

の発 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 明 老 髙 凊 水 聪 所家電研究所内

⑪出 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地 願 人

弁理士 小川 勝男 砂代 理 人 外1名

発明の名称

#### 特許請求の範囲

倍速線順次走查回路

マトリクス配置したスイッチング塩子と表示 要素から成る面葉を有し、このスイッチング業 子をオン,オフすることにより画像を安示する ようにしたアクティブマトリクス型テレビ画像 表示装置において、1列の信号電極を駆動する 単位駅動回路中に複数のサンプルホールド回路 を耐え、1水平走査周期の間に該単位回路中複 数のサンブルホールド回路が画像信号をサンブ リング動作するように制御する制御回路と、1 水平走査周期の削に該単位回路中投数のサンブ ルホールド回路の出力を遊択して該信号電極を 駆動する回路を設けたことを特敵とする、アク ティプマトリクス型テレビ画像表示装置用倍速 欲短次走至回路。

3. 発明の詳細な説明 (産業上の利用分野) - 本発明は、マトリクス配置したスイッチング裏 子と液晶等の表示要素から成る面素を有するアク ティブマトリクス型要示装置用倍速線順次走立回 路に関する。

#### [ 従来の技術]

画面サイズがも形程度以上のカラーテレビ画像 表示装置では、特に解像度が要求されるため、例 えばNTSC方式画像信号を入力とする場合、有 効水平走光線数約 480 本を設示する必要があり、 アクティブマトリクス型テレビ画像表示装置の垂 直方向画素数は約 480 必要である。NTSC方式 画像信号はフレーム周期 30 Hz のインタレース信 号であるため、1 水平走査周期中に1 行の函数し か選択しない従来の駆動方法を用いると各画素は 1 フレームに 1 回盗択されてその函案に対応した 画像信号で駆動されることになる。ここで、表示 楽子として例えば殷晶梨子を用いると、その労命 の点から交流駆動する必要があるので、フレーム 毎に画像信号の發性を反転させて影動することに なるが、この時液晶素子の交流化周波数はフレー

トレンスタ1の各段の出力は、水平走査周期毎に 切換わる互いに論理レベルが反転している信号出 及びH2と共にアンド(AND)回路2に入力さ れ、2水平走査周期毎に1回版次選択する信号を 形成し、レベルシフタ3でアナログスイッチ Wij ( - A , B , C , D , j - 1 , 2 , 5 , · · · ) を慰動できる電圧レベルに変換している。アナロ グスイッチWi; はホールド容量 5 と共にサンプル ホールド回路を形成しており、それぞれのサンブ ルホールド回路は2水平走査周期に1回テレビ画 像信号 X<sub>R</sub> , X<sub>G</sub> , X<sub>B</sub> を 順 次 サ ン ブ リ ン グ し 、 ホ ールド容量 5 にそれぞれ駅動を担当する列信号電 種 Dr に見合う信号 似圧が ホールドされる。この ホールドされた信号電圧が高入力インピーダンス ・ポルテージフォロワ6を通して選択アナログス  $1 y \neq Si$ ; ( i = A, B, C, D, j = 1, 2, 3 、・・・) に加えられ、ホールドされた信号電圧 を制御信号 H<sub>A</sub> , H<sub>B</sub> , H<sub>O</sub> , H<sub>D</sub> により水平定査周 期の半分の周期毎に切換えてパッファアンプ1に 入力し、その出力で列信号電板Drを駆動するも

4 の駆動回路を取り上げて、第 2 図によりさらに、 駆動信号について具体的に説明を加えることにする。 4+1 , 4+2 列目の列信号度極  $D_r-4+1$  ,  $D_r-4+2$  の 駆動 回 路については、以下の 説明において、(  $R_{ed}$  ,  $G_{re}$  ,  $B_{1u}$  ,  $R_{re}$  ,  $G_{re}$  ,  $B_{1u}$  ,  $R_{re}$  ,  $G_{re}$  ,  $G_$ 

ここで、アナロクスイッチ  $W_{AA}$  ,  $W_{BA}$  ,  $W_{CA}$  ,  $W_{D4}$  と S からなる サンブル ホール ド回路を、それぞれ S / H - A , S / H - B , S / H - C , S / H - D と 呼 S ことに し、 その サンプ り か が 期間を W 、 選択スイッチ  $S_{AA}$  ,  $S_{BA}$  が それぞれ選択されてベッファアンプ 7 に送られ、列信号電極  $D_r$  - A を 駆 動 する 的 前間を R という 記号を つけて示している。 尚 サンブリング期間 W の後に祝く()内には、 各 サンブルホールド回路に サンブリング される 3 原色 信号  $R_{ed}$  (赤) ,  $G_{re}$  (緑) ,  $B_{1u}$  (青) の 理想を 示している。 出 力 期間 R の 後に殺く()内には、 起動

-のである。尚、ポルテージフォロワ 6 の出力インビーダンス及びアナログスイッチ S.; のオン抵抗が十分低い場合は、バッファアンブ 7 を省略してもさしつかえない。

次に、垂直走査用シフトレジスタ8には、水平走査周波数の2倍の周波数の2つっクバルスをと、垂直同期信号を遅延させて得られる垂直走在開始信号 Dv を印加し、テレビの水平走査線に相当する行走査電極 Ga にゲート が接破されているMOSトランジスタ10 をオン させて、液晶セル 11に別信号電極 Dr に与え られた信号 ほ圧を加えて画像を表示するものである。 尚、 液晶自 を中MOSトランジスタ10 のオフ 時 のリークが無視できない場合、各画素の液晶 駆動 単低に信号保持容量を付加すればよい。

また、全ての液晶セルの片方の選択は共通に接続され、液晶を交流駆動するために信号電圧のほぼ中点電位が与えられる。

これまでに述べてきた動作を、 4 ( - 3 j - 2 ; j - 1 , 2 , 5 , ··· ) 列目の列信号進版 D<sub>r</sub>-

する画素が表示する色 R (赤) , G (線) , B (青) と その画案の関する行走査電極の番号を示す添字が 記入されている。

第1フィールドの第1水平走査周期において、3 原色面像信号 Red , Gre , Blu を入力とする合列を合うないです。スロ路 4 は、 XR , XG , XB の各信号のおれぞれ、 Red , Gre , Blu の信号を出力力を信息をしている。この時、その有効表示期間中にS / H ー A 及び B がそれでれる。この時 4 の番号が小さいサンプルホールド回路はの時 4 の番号が小さいサンプリンク 有効ない サンプルホールド回路は の終わり付近でサンブリングすることに対応ののことは、以降に述べるサンプリング期間でも同様である。

続く第2水平走査周期の前半において、第1行 走査監極 Ga - 1 が 選択 されると同時に、 S / H - A から第1行目の画案に見合う信号 Ruが列信号 電極 Dr - 4 に 加えられる。第2 水平走立周期の 後半では、第2行走査監倭 Ga - 2 が 選択される 第5 図は、第1 図の制御器子 H1 , H2 , HA . H<sub>B</sub>, H<sub>C</sub>, H<sub>D</sub>に与える信号を形成するための回 路例である。 25 は 4 進カウンタ、 26 は 2 対 4 デ コータである。 4 進カウンタ 25 に、 水 平 走 査周 期の半分の周期のクロックH/2 (例えば垂直走 査用シフトレンスタのクロック fy で代用しても 良い。)を与えると、上位ピットQi K は 水 平 走 査周期毎に反転する信号が得られ、同時にその反 版信号Qi が得られる。これらの信号は、丁度、 第1図のHi, Hiで要求する信号に他ならない。 また、4 進カウンタ 25 の出力を 2 対 4 デコーダ 26 に加えて得られる信号 00,01,02,01, は水平走査周期の半分の時間毎に順次選択して行 〈信号であり、 第2 図の動作波形を容劣にすると、 それぞれ、第1 図の $H_C$  ,  $H_D$  ,  $H_A$  ,  $H_B$  端子に必 要な信号であることがわかる。 尚、 4 進カウンタ

第1 図の実施例においてバッファアンプ 7 は常に動作し続けるものとして説明したが第6 図に示したような出力制御付バッファアンプを用いてもかまわない。尚、ボールテージフォロワ 6 の出力インピーダンス及びアナログスイッチ 8 のオン抵抗が十分低ければ、出力制御付バッファアンプ 12

25 のリセット 端子 R には、 垂 直 走 査 用 シフトレジスタとの 同期をとる ために 垂 直 同 期 信 号 と 同 期 した 信号 Rv を 加 える 必要 が ある。 第 1 図 の 倍 連 阻 次 走 査 回 路 を I C 化 する 場合、 第 5 図 の 制 御 回路 を 内 疎 化 すること に よ り 入力 端子 数 を 低 減 できる 効果が ある。

本発明の他の一実施例を第 6 図に示し、その動作波形を第 7 図に示す。第 1 図と大きく異なる点は、 1 列信号電極駆動回路当りのサンブルホールンプ 1 2 を用い、 出力を高インピーダンス状態にできる出力制御付バッファアンブ 1 2 を用い、 ホールド容量 1 3 として使用できる場合もある。

第2図と第1図の動作波形例を比べるとわかるように、第1図のS/H-Aは、第2図のS/H-Aは、第2図のS/H -AとCの動作を被務していることがわかる。このため、第4図の実施例ではS/H-Cに相当す

を省略しても、同様な動作が期待できる。

このように、第6卤の実施例によれば、サンブルホールド回路の数を第1回の実施例に比べて、3/4にすることができるので、倍速額な次渡変回路規模を低減できる効果がある。

第9 図の動作波形例を見ると、第2 図や第7 図 と比べて、各サンプルホールド回路 S / H - A。 B, Cで扱う 3 原色画像語号がそれぞれ Red. Biu, H, 及び H, と共に 輪理 程 ( A N D ) 回路 2 に入力 され、2水平走査周期毎に1回顧次選択する信号 を形成し、シフトレジスターの各段出力と共に、 レベルシフタるに入力し、アナログスイッチ Wiji ( i - A , B , C 、 j - 1 , 2 , 5 , ··· ) を駅 動する。アナログスイッチWijはホールド容量を と共にサンプルホールド回路を形成しており、ア ナロクスイッチ Waj を含むサンブルホールド回路 は 1 水平走査周期に 1 回、アナログスイッチ WB;, Wc,を含むサンブルホールド回路は2水平走査周 期中に1回、テレビ画像信号R+,Rー等を順次 サンプリングし、ホールド容量5にそれぞれ駆動 を担当する列信号電極 Drに見合う信号電圧がホ - ルドされる。このホールドされた信号電圧が高 入力インピーダンス・ポルテージフォロワ6を通 して選択アナログスイッチ Sij (i-A,B,C. ナー1,2,5,・・・ )に加えられ、ホールドさ れた信号電圧を適当な制御信号 $H_A$  ,  $H_B$  ,  $H_C$ によ り切換えて、出力制御付パッファアンプ 12 に入力 し、その出力で列信号電極 Dr を 駆動するもので

電極の番号を示す旅字を記入している。

第1フィールドの第1水平走査周期において、 その有効要示期間中にS/H-A及びBがそれの れR+、R-をサンプリングする。この時 4 の時 号が小さいサンブルホールド回路は有効表示期間 の始め付近でサンブリングし、4 の番号が大きい サンブルホールド回路は有効表示期間の軽わり付 近でサンブリングすることになる。このことは、 以降に述べるサンプリング期間でも同様である。

枝く第1水平走査周期の帰襲期間において、第 1 行走査電極 Ga - 1 が選択されると同時に S / H- A から第1 行目の画案に見合う信号 R1(R +) がパッファアンプ 12 を通して 列信号電極 Dr - A に加えられた後、パッファアンプ 12 の 出力が高 インピーダンス状態となり、列信号電極 Dr - A が 次に駆動されるまでその画葉信号をホールドし、 第1 行目の液晶セルへその倡号が 書き込まれる。

第2水平走委周期の有効表示期間において、統 み出し動作が終了したS/H-Aと、存機していたS/H-Cが、それぞれR+,R-をサンブリ ある。尚、ポルテージフォロり6の出力インピー ダンス及びアナロクスイッチ Si, のオン生抗が十 分低い場合は、バッファアンプ1を省略してもさ しつかえない。

これまでに述べてきた動作をA(=3 j =2 ; j =1 ,2 ,3  $,\cdots$  )列目の列信号電 $D_T$  =4 の 駆動回路を取り上げて、 第 14 図の動作波形図を用い、 さらに具体的に説明する。 A+1 ,A+2 列目の列信号電極  $D_T$  =4 +1  $,D_T$  =4 +2 の 駆動回路については、以下の説明でRをそれぞれ G ,B に置き換えれば同様な動作となるため、説明は 省略する。

第 14 図において、サンプリング期間 "W"の後に続く()内には、各サンプルホールド回路にサンプリングされる 3 原色信号 R + (赤色正極性)、R - (赤色負極性)、G + (緑色正極性)、G - (緑色負極性)、B + (骨色正極性)、B - (骨色負極性)の超類を示している。出力期間 "R"の後に続く()内には、区動する画案が返する行走査

続く第2水平走査周期の帰募期間において第2 行走査能板 Ga − 2 が 非選 択 となり、第3行走査 低級が選択されると共に S / H − A から第3 行目 の函数に見合う信号 R; (R+)が列信号電極 D<sub>r</sub>− 4 に読み出され、第3 行目の液品セルが駆動され る。

以下同様な動作をくり返し、 苦散走査周期の有効表示期間中では S / H - A と B が、 偶数走遊局

第 21 図の動作波形例は第 17 図と同様に、 6 & + 1 ( A = 0 , 1 , 2 , … ) 番目の列信号電極 Dr - 6 & + 1 を 駆動 する回路の動作例を示したものである。信号線 X<sub>R+</sub> , X<sub>B-</sub> には R + , G + 等の 5 以色の正負極性信号が第 22 図に 示すように 水平走査周期 年にシフトマトリクス 4 によって 駅 次 5 えられ、例えば 第 1 水平走査周期に おいて S / H - A 及び B が それぞれ R + , B - 原色信号を サンプリングし、第 2 水平走査周期の前半で S / H - A がホールドしている R + 信号を、後半で S

れ、第 23 図 に 示すように、各面素はフィールド 毎に 極性 反転した信号で駆動されると共に、 各ド レインパスも水平走査 関の 半分毎に 極性 反転し た信号で駆動できる。

#### [発明の効果]

## 4. 図面の簡単な説明

第1 図は本発明によるアクティブマトリクス型テレビ画像表示装置用倍速線層次走査回路の第一の実施例を示す構成図、第2 図は第1 図に示した


/H-BがホールドしているB-信号をドレインパス Dr - 6 4 + 1 に 出力 する。第 2 水平定変周期の削半では、ゲートパス Ga - 1 が、後 半 ではゲートパス Ga - 2 が 遺 択 されるので、第 1 行目の画案に R + 、第 2 行目の画案 B -信号を書き込むことになる。同時に、第 2 水平定変周期では S /H-C及び D がそれぞれ G + ,R -信号をサンブリングしている。


第 3 水平走 査 周期の 的 半で S / H - C が ホールドしている G + 信号を後半で S / H - D が ホールドしている R - 信号をドレインパス Dr - 6 4 + 1 に出力すると共に、 前半ではゲートパス Ga - 3、後半ではゲートパス Ga - 4 が 選択されるので、 第 3 行目の 画 素は R - 信号が書き込まれることになる。 同時に、 第 3 水平走 産 周期では S / H - A 及び B がそれぞれ B + ,G - 信号をサンブリングする。


以下、同様な動作をくり返し、第1フィールド が走査される。第2フィールドも同様なサンブリング動作及び読み出し動作、画案書込動作が行わ


実施例の動作波形図、第3図は第1図に示した突 施例中のシフトレジスタの具体的構成例を示す回 路図、第4図は第3図に示した回路例の動作波形 図、第5図は第1図に示した実施例の制御端子に 加える信号を形成する制御回路例を示す構成図、 第6図は本発明によるアクティブマトリクス型テ レビ画像表示范屋用倍速線類次走を回路の第二の 実施例を示す構成図、第1図は第6図に示した実 施例の動作波形図、第8図は本発明によるアクテ ィブマトリクス型テレビ画像表示装置用倍速線層 次走査回路の第三の実施例を示す構成図、第9日 は第8図に示した実施例の動作波形図、第10図 と第11 図はそれぞれ第6図と第8図に示した実 施例の制御端子に加える信号を形成する制御回路 例を示す構成図、第12 図は本 発明によるアクテ ィブマトリクス型テレビ画像表示装置用倍速模類 次 走 査 回 路 の 第 四 の 舆 造 例 を 示 す 樹 成 図 、 第 13 図 は本発明によるアクティブマトリクス型テレビ菌 像表示装置用倍速線形次走套回路の第五の実施例: を示す構成図、第14図は第1年図の動作波形を示


### 特開昭63-26084(11)











第22回 四月174-ルド


	1H	2 <i>H</i>	3H	4H	5H	SH	74	84	$\Box$
								G+	
Xe+	G+	B+	7₹+	6+	8+	R+	G+	8+	
				5+					,
Xx-	<b>₹</b> -	5-	8-	₹-	9-	5-	₽-	6-	
				G-					
Xa-	8-	<i>R</i> -	G-	8-	R-	G-	8-	R-	

(6) 男2プールド

	2634	2644	2654	2664	2674	2024	2694	2704	
<b>X</b> e+	G+	B±	<b>R</b> +	G+	2+	<b>R</b> +	G+	8+	
Xg+	B+	₹+	G+	8+	72+	6+	8+	<i>P</i> +	٦
Xa+	<b>R</b> +	G+	B+	R+	G+	3+	<i>R</i> +	G+	
Xx -	G -	8-	R-	G-	8-	<i>R</i> -	G-	3-	
X4-	8-	R-	G-	8-	<i>R</i> -	G-	B -	R-	
Xa -	<b>R</b> -	G-	8-	R-	G-	8-	R-	G -	_



### 第 2 4 图



統 捕 正 苷 (方式)

ию 67-12-11-2 a

特許庁長官 败 耶炸の表示

昭和 61 年 特許顯 第 221842 号

死 明 の 名 称

倍速級順次走查回路

加正をする者

特 許 出 顋 人 が昨との国体

(510)独正公社 日 立 製 作 所

〒100 東京都千代田区丸の内一丁目5番1号 株式会社は6別作所内 電車 80歳 212-1111 (ARR)

川島

# # ± //>

9)

図面の第20図 加正の対象

新正の内容

別紙の通り図面の第20図を補正 する。(図中の文字を選切な大 きさで記入した。)

61.12.12 (主告:オニ

**-** 485 **-**